IEEE STD 1800-2012 标准详情
- 标准号：IEEE STD 1800-2012
- 中文标题：SystemVerilog-统一的硬件设计，规格和验证语言
- 英文标题：SystemVerilog— Unified Hardware Design, Specification, and Verification Language
- 标准类别：国际电工协会IEEE
- 发布日期：2012-12-05
IEEE STD 1800-2012 SystemVerilog-统一的硬件设计，规格和验证语言
内容简介
* 特别声明：资源收集自网络或用户上传，本网站所提供的电子文本仅供参考，请以正式出版物为准。仅供个人标准化学习，研究使用。如有侵权，请及时联系我们！
- 标准质量：
- ① 欢迎分享本站未收录或质量优于本站的标准，期待。
② 仅供网友学习交流，若侵犯了您的权益，请联系我们予以删除。
③ 代购正版，联系：