IEC 62530-2007 标准详情
- 标准号：IEC 62530-2007
- 中文标题：系统级硬件描述语言标准.统一硬件设计、规范和鉴定语言
- 英文标题：Standard for SystemVerilog - Unified hardware design, specification and verification language
- 标准类别：国际电工委员会标准
- 发布日期：2007-11
IEC 62530-2007 系统级硬件描述语言标准.统一硬件设计、规范和鉴定语言
内容简介
This standard specifies extensions for a higher level of abstraction for modeling and verification with theVerilog? hardware description language (HDL). These additions extend Verilog into the systems space andthe verification space. SystemVerilog is
* 特别声明：资源收集自网络或用户上传，本网站所提供的电子文本仅供参考，请以正式出版物为准。仅供个人标准化学习，研究使用。如有侵权，请及时联系我们！
- 标准质量：
- ① 欢迎分享本站未收录或质量优于本站的标准，期待。
② 仅供网友学习交流，若侵犯了您的权益，请联系我们予以删除。
③ 代购正版，联系：