BS IEC 62142-2005 标准详情
- 标准号：BS IEC 62142-2005
- 中文标题：VERILOG寄存器传送级合成标准
- 英文标题：standard for verilog register transfer level synthesis
- 标准类别：英国标准
- 发布日期：2005-12-05
BS IEC 62142-2005 VERILOG寄存器传送级合成标准
内容简介
This standard defines a set of modeling rules for writing Verilog HDL descriptions for synthesis. Adher-ence to these rules guarantees the interoperability of Verilog HDL descriptions between register-transfer level synthesis tools that comply to thi
* 特别声明：资源收集自网络或用户上传，本网站所提供的电子文本仅供参考，请以正式出版物为准。仅供个人标准化学习，研究使用。如有侵权，请及时联系我们！
- 标准质量：
- ① 欢迎分享本站未收录或质量优于本站的标准，期待。
② 仅供网友学习交流，若侵犯了您的权益，请联系我们予以删除。
③ 代购正版，联系：