IEC 62142-2005 标准详情
- 标准号：IEC 62142-2005
- 中文标题：Verilog?寄存器传送级合成
- 英文标题：Verilog register transfer level synthesis
- 标准类别：国际电工委员会标准
- 发布日期：2005-06
IEC 62142-2005 Verilog?寄存器传送级合成
内容简介
DEFINES A SET OF MODELING RULES FOR WRITING VERILOG? HDL DESCRIPTIONS FOR SYNTHESIS. ADHERENCE TO THESE RULES GUARANTEES THE INTEROPERABILITY OF VERILOG HDL DESCRIPTIONS BETWEEN REGISTER-TRANSFER LEVEL SYNTHESIS TOOLS THAT COMPLY TO THIS STANDARD. TH
* 特别声明：资源收集自网络或用户上传，本网站所提供的电子文本仅供参考，请以正式出版物为准。仅供个人标准化学习，研究使用。如有侵权，请及时联系我们！
- 标准质量：
- ① 欢迎分享本站未收录或质量优于本站的标准，期待。
② 仅供网友学习交流，若侵犯了您的权益，请联系我们予以删除。
③ 代购正版，联系：