JEDEC JESD8-6-1995 基于数字集成电路接口标准的高速收发器逻辑(HSTL)A 1.5输出缓冲器供电电压
JEDEC JESD8-6-1995 标准详情
- 标准号：JEDEC JESD8-6-1995
- 中文标题：基于数字集成电路接口标准的高速收发器逻辑(HSTL)A 1.5输出缓冲器供电电压
- 英文标题：high speed transceiver logic (hstl) a 1.5v output buffer supply voltage based interface standard for digital integrated circuits
- 标准类别：电子元件工业联合会标准JEDEC
- 发布日期：1995-01-01
内容简介
This standard defines the input and output specifications and ac test conditions for devices that aredesigned to operate in the HSTL logic switchmg range, nominally O V to 1.5 V.
* 特别声明：资源收集自网络或用户上传，本网站所提供的电子文本仅供参考，请以正式出版物为准。仅供个人标准化学习，研究使用。如有侵权，请及时联系我们！
