当前位置：主页
GB/T 44775-2024 集成电路三维封装 芯片叠层工艺过程和评价要求
GB/T 44775-2024 集成电路三维封装 芯片叠层工艺过程和评价要求
Integrated circuit 3D packaging— Requirement for die stack process and evaluation
GB/T 44775-2024
标准推荐性
内容简介
国家标准《集成电路三维封装 芯片叠层工艺过程和评价要求》由TC599（全国集成电路标准化技术委员会）归口，主管部门为工业和信息化部（电子）。本文件规定了集成电路三维封装中使用引线键合工艺及倒装工艺进行的芯片叠层工艺过程和评价要求。本文件适用于集成电路三维封装中使用引线键合及倒装工艺进行叠层的电路。
起草单位
中国电子科技集团公司第五十八研究所、神州龙芯智能科技有限公司、
起草人
袁世伟、 高娜燕、 黄海林、 肖隆腾、 肖汉武、帅喆、何慧颖、
相近标准
GB/T44791-2024集成电路三维封装带凸点圆片减薄工艺过程和评价要求GB/T44796-2024集成电路三维封装带凸点圆片划片工艺过程和评价要求GB/T43536.2-2023三维集成电路第2部分：微间距叠层芯片的校准要求GB/Z43510-2023集成电路TSV三维封装可靠性试验方法指南20233861-T-339半导体集成电路封装术语20230648-T-339半导体器件的机械标准化第6-17部分：表面安装半导体器件封装外形图绘制的一般规则叠层封装设计指南-密节距焊球阵列封装（FBGA）和密节距焊盘阵列封装（FLGA）20231018-T-469集成电路封装用球形氧化铝微粉20232460-T-469集成电路用双马来酰亚胺/三嗪（BT）封装基材20192066-T-339集成电路晶圆可靠性评价要求20231021-T-469集成电路封装用低放射性球形氧化硅微粉
* 特别声明：资源收集自网络或用户上传，本网站所提供的电子文本仅供参考，请以正式出版物为准。电子文本仅供个人标准化学习、研究使用，不得复制、发行、汇编、翻译或网络传播等。如有侵权，请及时联系我们！