EIA JESD8-6-1995 高速收发器逻辑（ HSTL ）数字集成电路1,5V输出缓冲器的电源电压基于接口标准
EIA JESD8-6-1995 标准详情
- 标准号：EIA JESD8-6-1995
- 中文标题：高速收发器逻辑（ HSTL ）数字集成电路1,5V输出缓冲器的电源电压基于接口标准
- 英文标题：high speed transceiver logic (hstl) a 1.5v output buffer supply voltage based interface standard for digital integrated circuits
- 标准类别：美国电子工业协会标准
- 发布日期：1995-01-01
内容简介
This is a result of a three-year effort by the JC-16 Committee to develop a 1.5 volt high performance CMOS-based interface suitable for high I/O count CMOS and BiCMOS devices operating at frequencies in excess of 200 MHz.
* 特别声明：资源收集自网络或用户上传，本网站所提供的电子文本仅供参考，请以正式出版物为准。仅供个人标准化学习，研究使用。如有侵权，请及时联系我们！
